 输入回路设计目标---取得最小杂讯匹配
图10所示输入电路部份为阻抗变换方式，针对输入信号源阻抗50Ω的情况，通过电路转换与FET的输入阻抗取得阻抗匹配。
但要注意到的是：一提到阻抗匹配，很多人都以为是电路增益最大时其匹配状态也最好，这是错误的。在图11所示的高频放大电路中，为了取得最大增益，所做的阻抗匹配，此称为功率匹配(Power Matchlng )。在功率匹配的状态下，S/N会下降，NF会恶化。 |
| 图10 高频放大器输入部的设计
(在输入部的设计要考虑到杂讯匹配，使杂讯减至最低。并且从所需要的频带宽决定QL) |
 |
| 图11 功率匹配与杂讯匹配
(在功率匹配情况下，可以取得最大功率增益，也即是一般所称的阻抗匹配。杂讯匹配可以使FET内部所发生的杂讯为最小。) |
 | |
通过上面的分析可以知道，在高频小信号号放大器中，与其要取得最大增益，不如取NF最佳点，也即是要得到杂讯匹配状态。2SK241的杂讯匹配条件为从FET所望进去的信号源阻抗为800Ω。；
根据此一条件，可以求得输入部的数值如下。
频带宽：BW=88MHz-78MHz=10MHz
中心频点：fo=83MHz
选择性：QL=fo/BW=83M/10M=8.3
假设R2=800Ω，则
XL1=XC1=R2/QL=800/8.3=96.4Ω
因C=1/2( foXC1)=1/2x83x106x96.4=20.0PF
故，C1用30pF的半可变电容器
L1=XL1/2fo=96.4/2x83x106=0.18µH
因L1值很小，可以使用空芯的线圈，此时的L1的求法可以使用图12所示的图表取得。由图12可以求出使用线径0.8mm的镀镍导线，内径11.4mm，卷绕4圈，拉长为7mm时，便可以得到0.18µH的电感量。
又，在L1上可以采用抽头方式，供阻抗匹配。
因R1/R2=(N1/N2)2，故由50/800=(N1/4)2得N1=1，也即是，抽头取自接地端算起第1圈。 |
| 圃12 线圈的形状与算法(根据空芯线圈的电感量，由此一图表查出其形状。线圈及电感量虽也可以利用计算方法求得，但使用此—图表较为方便) |
 | |
|
放大部分设计---使用零偏压
此处使用的FET 2SK241可以根据其饱和源极电流IDSS(VGS=0V时的源极电流)而分类为O(1.5~3.5mA)、Y(3.0~7.0mA)、GR(6.0~14mA)3类。
在特性图的指标方面，图13所示的为顺向转移导纳(admittance) yfs，代表△ID/△VGS，与电路制作时的增益目标值有关。
由特性图可以看出，在IDSS=10mA时 |
高频放大器设计与制作
查看本章节详细目录